Za pomocą testera sprawdzono stany logiczne na poszczególnych wyjściach bramek, uzyskując wyniki zamieszczone na schemacie. Błędny stan logiczny zarejestrowano na wyjściu bramki

Wyjaśnienie

Błędny stan jest na wyjściu bramki OR, bo dla tej bramki obowiązuje bardzo prosta zasada: stan wysoki pojawia się na wyjściu wtedy, gdy przynajmniej jedno wejście ma wartość 1. Jeżeli oba wejścia są w stanie 0, to wynik musi być 0. Na schemacie do bramki OR dochodzą dwa zera logiczne, a tester pokazał na jej wyjściu 1, czyli dokładnie tu jest niezgodność. Pozostałe wskazania da się logicznie obronić: bramka NOR dla wejść 0 i 0 daje 1, ExNOR przy jednakowych stanach daje 1, a ExOR przy dwóch jedynkach daje 0. Moim zdaniem najważniejsze w takich zadaniach jest nie zgadywać po symbolach, tylko spokojnie przejść sygnałami od wejść do wyjść. W praktyce serwisowej robi się podobnie: sprawdza się poziomy logiczne sondą lub analizatorem, pamiętając o wspólnej masie, progach napięciowych układu TTL/CMOS i o tym, żeby nie obciążać mierzonego punktu. Dobre praktyki, zgodne z dokumentacją producentów układów cyfrowych i symboliką IEC 60617, wymagają też weryfikacji funkcji bramki z tabelą prawdy, a nie tylko patrzenia na opis przewodu. Tu tabela prawdy OR jednoznacznie wskazuje, że 0 OR 0 = 0, więc odczyt 1 oznacza usterkę albo błędny pomiar właśnie na wyjściu OR.